“MYZR-A40I-MB204 硬件介绍”的版本间的差异

来自明远智睿的wiki
跳转至： 导航、 搜索
（→‎MYZR_A40I_MB204底板参数）
 
第128行： 第128行：
 
=='''DownLoad烧录系统USB口电路'''==
 
=='''DownLoad烧录系统USB口电路'''==
 
[[文件:MY-A40I-MB204_Download-USB.png|480px]]<br>
 
[[文件:MY-A40I-MB204_Download-USB.png|480px]]<br>
−
此接口是Micro USB接口，用来接上位PC机给本开发板烧录系统。图中USB接口的ID引脚需上拉，不可接低电平；BR1是保护器件防静电，L4为共模滤波器，设计PCB时需要靠近Micro USB接口； USB线要求差分等长走线。<br>
+
此接口是Micro USB接口，用来接上位PC机给本开发板烧录系统。图中USB接口的ID引脚需上拉，不可接低电平；BR1是保护器件防静电，L4为共模滤波器，设计PCB时需要靠近Micro USB接口； USB线要求差分等长走线。<br>
  
 
=='''4G模块电路'''==
 
=='''4G模块电路'''==

2022年4月11日 (一) 11:28的最新版本

接口概览

正面图

MY-A40I-MB204 Front.png

背面图

MY-A40I-MB204 Back.png

MYZR_A40I_MB204底板参数

标号 接口 功能 接口形式 丝印
1 5V_IN 电源输入 DC-005圆口 P26
2 Ethernet 1个10/100M以太网 RJ45 P12
3 DEBUG UART 调试串口 PH1.25排母(4针) P14
4 RS232 RS232接口 螺钉式接线端子 P15
5 RS485 RS485接口 螺钉式接线端子 P16和P18
6 CAN CAN接口 螺钉式接线端子 P21
7 4G模块 4G模块接口 MINI-PCIE P19
8 sim sim卡 MICRO SIM 自弹式 P27
9 TF TF卡 标准TF卡自弹式卡座 P13
10 USB USB2.0 双层USB_A P9
11 HDMI 视频接口 标准HDMI-A口 P7
12 MIPI-DSI MIPI DSI屏接口 FPC插座（40Pin） P23
13 LVDS LVDS屏接口 FPC插座（40Pin） P24
14 RGB RGB屏接口 FPC插座（40Pin） P25
15 USER LIGHT 用户LED灯 贴片LED灯（3个） D3、D5、D6
16 天线 WIFI&蓝牙 IPX接头 E1
17 USB BOOT LOADER Micro_USB P8
18 Audio 音频输出、输入 3.5mm耳机座 P4
19 复位按键 复位 轻触按键开关 SW6
20 下载按键 下载 轻触按键开关 SW8
21 自定义按键 KEYADC按键 轻触按键开关 SW1~SW5
22 SATA SATA接口 SATA 7P接口 P6
23 MIPI-CSI 并口摄像头接口 双排PH2.54 20插针 P2

A40I底板说明

底板电源

底板使用DC 5.5插头（P22）插座插入5V电源供电，经过（P26）机械电源开关、自恢复保险丝(F1)、（D8）5.6V稳压二极管及Q7三极管通过电源输入反馈检测控制5VDC-DC（Q6）pin4 EN管脚高低电平输入，控制电源开启关闭以此来预防电源输入过压保护。后级输出5VIN电压经电容及磁珠滤波后依次分3.3V、1.8V降压给控制底板部分电路供电。
MY-A40I-MB204 5V.png
MY-A40I-MB204 3.3V.png
MY-A40I-MB204 1.8V.png

注意事项：电源部分设计时5V/3.3V请按照最低3A电流覆铜及电源走线，如需正反面走线需多打过孔，防止电源通电瞬间过载导致PCB烧板，保证供电正常。

复位电路

MY-A40I-MB204 RESET.png

注意：本开发板只使用了图中的SW6复位开关，开门狗芯片未做验证所以不建议使用。

按键电路

VOL+、VOL-、MENU、ENTER、HOME按键通过KEYADC0输入3.3V上拉不一样的电阻接地，做电平识别区分功能按键；DOWNLOAD、PWRON为单独按键，直接按下按键接地有效。
MY-A40I-MB204 KEY.png MY-A40I-MB204 DOWNLOAD.png MY-A40I-MB204 PONKEY.png

LED显示

MY-A40I-MB204 LED3.3V.png MY-A40I-MB204 LED5V.png
注意：本系统配套3路LED 输出显示，建议后期上拉输入电源需由3.3V改为5V 输入并且将驱动方式改为后图电路，以防止驱动电压较高的LED 亮度不够。

RTC实时时钟电路

本电路所用RTC芯片内置晶振匹配电容，如需更换方案则需注意晶振精度问题，可在晶振两网络上并联匹配电容到地以达到调整精度的需要。 在底板上电时，底板的3.3V电源将给RTC芯片供电并给电池BT1充电；在底板掉电时，电池BT1将放电充当RTC芯片工作的电源。
MY-A40I-MB204 RTC.png

外接TF卡电路

MY-A40I-MB204 TF1.png MY-A40I-MB204 TF2.png

注意：图中右侧接上拉电阻的SDIO接口网络，PCB设计时需做等长处理并要求3W间距且做整体包地处理。后续设计开发时候请针对SDCO 7条信号线均接上拉电阻。

以太网电路接口

MY-A40I-MB204 ETH.png

注意：要求ETH TX/RX信号线PCB设计时需做等长处理并要求3W间距且做整体包地处理，差分对与其他网络要保持3倍线宽以上间距；差分对内要求等长误差范围在5mil以内，差分对间要求等长误差范围在25mil以内，电源部分需加粗滤波电容尽量靠近接线端。

USB电路

MY-A40I-MB204 USB1.png
MY-A40I-MB204 USB2.png

注意：5VIN电源需严格预留最少1.5A通过电流设计加粗，DP/DM 信号线需走差分信号线。BR2/3是保护器件防静电、L5/6/8为共模滤波器，设计PCB时需要靠近USB接口， P9 为USB2.0插座可外接U盘或鼠标等。

DownLoad烧录系统USB口电路

MY-A40I-MB204 Download-USB.png
此接口是Micro USB接口，用来接上位PC机给本开发板烧录系统。图中USB接口的ID引脚需上拉，不可接低电平；BR1是保护器件防静电，L4为共模滤波器，设计PCB时需要靠近Micro USB接口； USB线要求差分等长走线。

4G模块电路

MY-A40I-MB204 4G.png

注意：4G模块瞬时工作电流可达3A 左右，电路设计时3.3v电源线需严格按照电流设计，滤波电容需尽量靠近放置；D4为模块的工作状态指示灯，P27S为SIM卡卡座要求靠近4G模块放置，模块到SIM卡网络要求成组走线避免走线太远长度误差太大并远离强信号干扰源和走线需就近布置。L12为共模滤波器，USB线要求差分走线。

HDMI 显示电路

MY-A40I-MB204 HDMI.png

注意：U4/5/6 为TVS 静电保护管，PCB设计时尽量靠近HDMI 插口放置，除电源线外其余信号线需要按照差分规则走线并做差分对内等长，差分对与其他网络要保持3倍线宽以上间距，差分对内要求等长误差范围在5mil以内，差分对间要求等长误差范围在15mil以内。HDMI_CEC / HDMI_SDA/ HDMI_SCL 需严格按照电路图有效上拉。

RGB/LVDS/DSI 电路

MY-A40I-MB204 RGB-LVDS.png MY-A40I-MB204 DSI.png

注意：5V/3.3V 电源需按照1A以上电流设计，除电源线外其余信号线需严格按照等距差分信号线布线，信号线需按组分并行走线，走线尽量要短。

WIFI &蓝牙模块电路

MY-A40I-MB204 WIFI.png

注意： 3.3V 电源需按照1.5A以上电流设计，信号线电路需严格按原理图上拉，SDIO网络组等长走线，芯片pin1 WL_BT_ANY输出信号端输出线尽量加宽， E1所在网络要求走线满足50Ω阻抗设计，走线尽量短且不可走折角C93/R73/C92等器件需尽量靠近并π型输出，天线输出两端尽量覆铜GND包裹。

MIC/HP/TVIN/TVOUT 电路

MY-A40I-MB204 MIC-HP.png
MY-A40I-MB204 TVIN-TVOUT.png

注意：MIC 及HP 走线下面需掏空不覆铜走线，两组AAGND及TVGND地需增加电阻串联来与GND隔离分开。麦克风与耳机等模拟信号的走线要求加粗到10mil以上，走线要平滑，最好包地处理，远离信号线等干扰。

RS232/485/CAN 电路

MY-A40I-MB204 RS232.png
MY-A40I-MB204 RS485.png
MY-A40I-MB204 CAN.png

注意： 3.3V 电源需按照1A以上电流设计，TX/RX信号线电路需严格按等距差分信号线布线。P14为内部调试端口为方便后期调试请用户在自行设计底板时将此调试串口引出。485信号端匹配电阻R47/R52视负载数量及传输长度增加120欧姆电阻。器件布局时U16、U17两芯片靠近P21接口摆放。

SATA接口电路

MY-A40I-MB204 SATA.png

注意：设计PCB时，每路IIC两信号线应成组走线，避免走线太远时导致组内两网络走线长度误差太大。

CSI(DVP)接口电路

P2端口为核心板引出预留IO, 输出信号线需以组为单位尽量走短及差分等长走线。3.3V/1.8V电路电流需按500mA以上设计。 MY-A40I-MB204 CSI.png

IIC并联及核心板连接电路

一路IIC总线可挂载多路设备，预留0欧姆电阻供调试使用。每路IIC总线都应接上拉电阻到逻辑电平，使信号线不悬空并加强驱动能力。 设计PCB时，每路IIC两信号线应成组走线，避免走线太远时导致组内两网络走线长度误差太大。
核心板电源部分5V供电需预留3A电流电流覆铜及电源走线，如需正反面走线需多打过孔，防止电源通电瞬间过载导致PCB烧板，保证供电正常。滤波电容需就近放置，输出信号线需以组为单位尽量走短及差分等长走线。
MY-A40I-MB204 IIC.png

取自“http://wiki.myzr.com.cn/index.php?title=MYZR-A40I-MB204_硬件介绍&oldid=4027”